## (19) JAPAN PATENT OFFICE (JP) (12) PATENT ABSTRACT (A)

(11) Publication Number: JP2002118198 (43) Publication date: April 19, 2002

(21) Application Number: JP20000309764

(22) Filing Date: October 10, 2000

(71) Applicant(s): TOKYO SHIBAURA ELECTRIC CO

(72) Inventor(s): SUGIZAKI YOSHIAKI

(54) Title: Semiconductor device

### (57) Abstract

A semiconductor device is disclosed, which comprise a first semiconductor chip where a semiconductor element is formed, a first connecting terminal arranged on a semiconductor element formation surface side in the first semiconductor chip and connected electrically to the semiconductor element, a conductive member buried in a through hole that goes through the first semiconductor chip, a second connecting terminal arranged on a back surface side of the semiconductor element formation surface in the first semiconductor chip, and connected electrically to the semiconductor element via the conductive member, a wiring substrate to which the first semiconductor chip is mounted, and a third connecting terminal at least portion of which is formed at a position corresponding to one of the first connecting terminal and the second connecting terminal, and which is electrically connected to the one of the first connecting terminal and the second connecting terminal

## (19)日本国特許庁 (JP)

# (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-118198 (P2002-118198A)

(43)公開日 平成14年4月19日(2002.4.19)


(43)公開日 平成14年4月16日 COOM # デーマコート*(参考)  FI H01L 23/12 501B 501S 501W 23/52 C 25/08 Z 未請求 請求項の数22 OL (全 17 頁) 最終頁に続く  (71)出願人 000003078 株式会社東芝 東京都港区芝浦一丁目1番1号 (72)発明者 杉崎 吉昭 株
501S 501W 23/52 C 25/08 Z 未請求 請求項の数22 OL (全 17 頁) 最終頁に続く (71)出願人 000003078 株式会社東芝 東京都性区芝浦一丁目1番1号
23/52 25/08 Z 未請求 請求項の数22 OL (全 17 頁) 最終頁に続く (71)出願人 000003078 株式会社東芝 東京都港区芝浦一丁目1番1号
株式会社東芝 東京都港区芝浦一丁目1番1号
Lawre
神奈川県川崎市学区パースと・・・ 式会社東芝マイクロエレクトロニクスセンター内
(74)代理人 100058479 弁理士 鈴江 武彦 (外6名)


#### 半導体装置 (54) 【発明の名称】

### (57)【要約】

【課題】必要な機能を最小限のコストで実現でき、半導 体チップ内部での電圧降下も抑制できる半導体装置を提 供することを目的としている。

【解決手段】半導体チップ1を、素子形成面2を配線基 板7に対向させて配置し、チップの全域に分散されて形 成した導電性バンプ4により配線基板に搭載する。配線 基板におけるチップの搭載面側には、バンプに対応する 位置に配線層7Bを形成する。この配線層は、実装基板 に接続するための導電性バンプ13と電気的に接続す る。チップの外周部には導電性部材15を埋設した貫通 穴3を設け、チップ裏面の導電性部材15上に接続端子 5を形成する。そして、この接続端子5と配線基板の配 線層とを、ボンディングワイヤー6によって接続したこ とを特徴とする。接続端子をチップの両面に設けたの で、接続密度を増大させずに、接続端子数を増加させる ことができる。





#### 【特許請求の範囲】

【請求項1】 半導体素子が形成された第1の半導体チップと

上記第1の半導体チップにおける半導体素子の形成面側 に設けられ、当該半導体素子に電気的に接続された第1 の接続端子と

上記第1の半導体チップを貫通する貫通穴内に埋設された導電性部材と、

上記第1の半導体チップにおける半導体素子の形成面の 裏面側に設けられ、上記導電性部材を介して上記半導体 素子に電気的に接続された第2の接続端子と、

上記第1の半導体チップが搭載される配線基板と、

少なくとも一部が上記配線基板における、上記第1の接続端子及び第2の接続端子のいずれか一方に対応する位置に形成され、第1の接続端子または第2の接続端子に電気的に接続される第3の接続端子とを具備することを特徴とする半導体装置。

【請求項2】 半導体素子が形成された第1の半導体チップと、

上記第1の半導体チップにおける半導体素子の形成面側 に設けられ、当該半導体素子に電気的に接続された第1 の接続端子と、

上記第1の半導体チップを貫通する貫通穴内に埋設された導電性部材と、

上記第1の半導体チップにおける半導体素子の形成面の 裏面側に設けられ、上記導電性部材を介して上記半導体 素子に電気的に接続された第2の接続端子と、

上記第1の半導体チップが搭載され、上記第1の接続端 子及び第2の接続端子のうちの一方に対向する位置にあって、少なくとも一部が電気的に接続されているリードフレームと

上記リードフレームのインナーリード部及び上記第1の 半導体チップを封止するパッケージとを具備することを 特徴とする半導体装置。

【請求項3】 半導体素子が形成された第1の半導体チップと、

上記第1の半導体チップにおける半導体素子の形成面側 に設けられ、当該半導体素子に電気的に接続された第1 の接続端子と、

上記第1の半導体チップを貫通する貫通穴内に埋設された で導電性部材と、

上記第1の半導体チップにおける半導体素子の形成面の 裏面側に設けられ、上記導電性部材を介して上記半導体 素子に電気的に接続された第2の接続端子とを具備し、 上記第1の接続端子あるいは第2の接続端子を、実装基 板に接続して実装することを特徴とする半導体装置。

【請求項4】 半導体素子が形成された半導体チップ と

上記半導体チップにおける半導体素子の形成面側に設けられ、当該半導体素子に電気的に接続された複数の第1

の接続端子と、

上記半導体チップを貫通する複数の貫通穴内にそれぞれ 埋設された導電性部材と、

上記半導体チップにおける半導体素子の形成面の裏面側に設けられ、上記導電性部材を介して上記半導体素子に電気的に接続された複数の第2の接続端子とを具備し、上記複数の第1の接続端子を配置する平均密度を、上記複数の第2の接続端子を配置する平均密度よりも高くしたことを特徴とする半導体装置。

【請求項5】 半導体素子が形成された半導体チップ と

上記半導体チップにおける半導体素子の形成面側に設けられ、当該半導体素子に電気的に接続された第1の接続端子と

上記半導体チップを貫通した貫通穴内に埋設された導電 性部材と、

上記半導体チップにおける半導体素子の形成面の裏面側 に設けられ、上記導電性部材を介して上記半導体素子に 電気的に接続された第2の接続端子とを具備し、

上記第1の接続端子あるいは第2の接続端子の少なくともいずれか一方の一部を、上記半導体チップの全域に分散配置するとともに、電源電位あるいはグランド電位を印加することを特徴とする半導体装置。

【請求項6】 前記第1の半導体チップにおける前記第 1の接続端子あるいは第2の接続端子のうち、前記配線 基板との対向接続に用いなかった方の接続端子の少なく とも一部と、前記配線基板上に形成された前記第3の接 続端子とを接続するボンディングワイヤーを更に具備す ることを特徴とする請求項1に記載の半導体装置。

【請求項7】 前記第1の半導体チップにおける第1の接続端子あるいは第2の接続端子のうち、リードフレームとの対向接続に用いなかった方の接続端子の少なくとも一部と、前記リードフレームのインナーリード部とを接続するボンディングワイヤーと、前記リードフレームのインナーリード部及び前記第1の半導体チップを封止するパッケージとを更に具備することを特徴とする請求項2に記載の半導体装置。

【請求項8】 前記第1の半導体チップ上に積層される第2の半導体チップを更に具備し、前記第1の半導体チップにおける第1の接続端子あるいは第2の接続端子のうち、前記配線基板との対向接続に用いなかった方の接続端子の少なくとも一部を、上記第2の半導体チップに接続することを特徴とする請求項1に記載の半導体装置。

【請求項9】 前記第1の半導体チップ上に積層される 第2乃至第n(nは3以上の正の整数)の半導体チップ を更に具備し、前記第1の半導体チップにおける第1の 接続端子あるいは第2の接続端子のうち、前記配線基板 との対向接続に用いなかった方の接続端子の少なくとも 一部を、上記第2乃至第nの半導体チップに接続するこ とを特徴とする請求項1に記載の半導体装置。

【請求項10】 前記第1の半導体チップ上に積層される第2の半導体チップを更に具備し、前記第1の半導体チップにおける第1の接続端子あるいは第2の接続端子のうち、前記リードフレームとの対向接続に用いなかった方の接続端子の少なくとも一部を、上記第2の半導体チップに接続することを特徴とする請求項2に記載の半導体装置。

【請求項11】 前記第1の半導体チップ上に積層される第2乃至第n(nは3以上の正の整数)の半導体チップを更に具備し、前記第1の半導体チップにおける第1の接続端子あるいは第2の接続端子のうち、前記リードフレームとの対向接続に用いられなかった方の接続端子の少なくとも一部を、上記第2乃至第nの半導体チップに接続することを特徴とする請求項2に記載の半導体装置。

【請求項12】 前記第1の半導体チップ上に積層される第2の半導体チップを更に具備し、前記第1の半導体チップにおける第1の接続端子あるいは第2の接続端子を実装基板に実装し、これらの接続端子のうち、上記実装基板との外部接続に用いなかった方の接続端子の少なくとも一部を、上記第2の半導体チップに接続することを特徴とする請求項3に記載の半導体装置。

【請求項13】 前記第1の半導体チップ上に積層される第2乃至第n(nは3以上の正の整数)の半導体チップを更に具備し、前記第1の半導体チップにおける第1の接続端子あるいは第2の接続端子を実装基板に実装し、これらの接続端子のうち、上記実装基板との外部接続に用いなかった方の接続端子の少なくとも一部を、上記第2乃至第nの半導体チップに接続することを特徴とする請求項3に記載の半導体装置。

【請求項14】 前記積層される複数の半導体チップ間の少なくとも一部を接続するボンディングワイヤーを更に具備することを特徴とする請求項8乃至13いずれか1つの項に記載の半導体装置。

【請求項15】 前記積層される複数の半導体チップ間の少なくとも一部を接続する導電性のバンプを更に具備することを特徴とする請求項8乃至13いずれか1つの項に記載の半導体装置。

【請求項16】 前記複数の半導体チップのうち、少なくとも2つの隣り合った半導体チップ同士は、半導体素子の形成面同士を対向して接続することを特徴とする請求項15に記載の半導体装置。

【請求項17】 半導体素子が形成された第1の半導体 チップと、

上記第1の半導体チップにおける半導体素子の形成面側 に設けられ、当該半導体素子に電気的に接続された第1 の接続端子と、

上記第1の半導体チップを貫通する貫通穴内に埋設された導電性部材と、

上記第1の半導体チップにおける半導体素子の形成面の 裏面側に設けられ、上記導電性部材を介して上記半導体 素子に電気的に接続された第2の接続端子と、

上記第1の半導体チップに積層された第2の半導体チップと

上記第2の半導体チップにおける半導体素子の形成面側 のみに設けられた第3の接続端子とを具備し、

上記第1の半導体チップにおける第1の接続端子及び第2の接続端子のいずれか一方を、上記第2の半導体チップにおける第3の接続端子と対向する位置に設け、当該対向する接続端子同士を介して上記第1の半導体チップと第2の半導体チップを電気的に接続したことを特徴とする半導体装置。

【請求項18】 前記第2の半導体チップは、前記第1の半導体チップよりも厚いことを特徴とする請求項17に記載の半導体装置。

【請求項19】 前記第2の半導体チップは、前記第1の半導体チップよりも大きいことを特徴とする請求項17または18に記載の半導体装置。

【請求項20】 前記第1の半導体チップと第2の半導体チップとの間の接続点を含む隙間に設けられた充填樹脂を更に具備することを特徴とする請求項17乃至19のいずれか1つの項に記載の半導体装置。

【請求項21】 半導体素子が形成された半導体チップ と

上記半導体チップにおける半導体素子の形成面側に設けられ、当該半導体素子に電気的に接続された第1の接続端子と、

上記半導体チップを貫通する貫通穴内に埋設された導電 性部材と

上記半導体チップにおける半導体素子の形成面の裏面側 に設けられ、上記導電性部材を介して上記半導体素子に 電気的に接続された第2の接続端子と、

上記半導体チップが搭載された配線基板と、

上記配線基板上に形成され、一部が上記半導体チップの 第1の接続端子に対向する位置に配置され、上記半導体 チップと電気的に接続された第3の接続端子と、

上記半導体チップにおける第2の接続端子のうちの少な くとも一部と、上記配線基板上に形成された上記第3の 接続端子とを接続するボンディングワイヤーと、

上記ボンディングワイヤーと上記半導体チップを含む配線基板の上面に設けられた封止樹脂と、

実装基板に接続するために、上記配線基板の上記半導体 チップが搭載された面の裏面側に設けられ、上記第3の 接続端子と電気的に接続された第4の接続端子とを具備

上記第1の接続端子は、主に電源電位とグランド電位を 印加するために用いられ、上記第2の接続端子は、主に 信号系に用いられることを特徴とする半導体装置。

【請求項22】 半導体素子が形成された半導体チップ

と、

上記半導体チップにおける半導体素子の形成面側の外周 部に沿って設けられ、当該半導体素子に電気的に接続さ れた第1の接続端子と、

上記半導体チップの全域に分散して形成された貫通穴内 にそれぞれ埋設された導電性部材と、

上記半導体チップにおける半導体素子の形成面の裏面側 に設けられ、上記導電性部材をそれぞれ介して上記半導 体素子に電気的に接続された第2の接続端子と、

上記半導体チップが搭載された配線基板と、

上記半導体チップにおける第2の接続端子に対向する位置に形成され、上記半導体チップと電気的に接続された第3の接続端子と、

上記半導体チップにおける第1の接続端子のうちの少な くとも一部と、上記配線基板上に形成された第3の接続 端子とを接続するボンディングワイヤーと、

上記ボンディングワイヤーと上記半導体チップを含む配線基板の上面に設けられた封止樹脂と、

実装基板に接続するために、上記配線基板の上記半導体 チップが搭載された面の裏面側に設けられ、上記第3の 接続端子と電気的に接続された第4の接続端子とを具備 し、

上記第2の接続端子は、主に電源電位とグランド電位を 印加するために用いられ、上記第1の接続端子は、主に 信号系に用いられることを特徴とする半導体装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、半導体チップに 導電性部材を埋設した貫通穴を形成し、半導体素子の形 成面側とその裏面側から配線を導出するパッケージ構造 の半導体装置に関し、特に電源を強化した高性能半導体 装置に好適なものである。

#### [0002]

【従来の技術】半導体集積回路の微細化に伴う電源電圧の低電圧化や、回路規模の増大による半導体チップサイズの増大が進むにつれ、半導体チップ内部での電圧降下の問題が顕在化してきている。その対策として、半導体チップ表面の全域に渡って接続端子を設け、多層配線基板にフェイスダウンで接続するフリップチップ構造のパッケージが主流となってきている。

【0003】図29は、上記のような従来の半導体装置の概略構成を示す断面図である。図29において、21は半導体素子の形成面、23は半導体素子の形成面22に設けた接続端子(導電性バンプ)、24は微細配線基板である。半導体チップ21は、半導体素子の形成面22を下にして配置され、当該半導体チップ21中の半導体素子に電気的に接続された導電性バンプ23により微細配線基板24上に搭載されている。この微細配線基板24は、樹脂等からなる絶縁性の基板24Aの両面と内部にそれぞれ配線層(多層配

線)24Bが形成されており、上記半導体チップ21の 搭載面側には、上記バンプ23に対応する位置に配線層 が形成されている。この配線層は、上記基板24A中に 設けられた配線層部を介して裏面側に導出され、実装基 板に接続するための接続端子(導電性バンプ)25に電 気的に接続されている。

【0004】しかしながら、上述したような構造の半導体装置を実現するためには、半導体チップ21に接続される多数の信号線を微細配線基板24中で引き回さなければならないため、微細なパターニングが必要となり、極めて高額なものになってしまっていた。

【0005】また、複数の半導体チップ間で高速に信号 伝送するため、半導体チップの回路形成面同士を対向さ せて配置した状態で実装することにより、最短距離で多 数の接続端子同士を接続する構造のパッケージも提案さ れている。

【0006】しかし、このようなパッケージ構造の場合には、電源の補強を行おうとすると、各半導体チップの回路形成面が対向しているため、チップ外周部からしか電源を与えることができないため、半導体チップ内部での電圧降下の問題は解決できない。

#### [0007]

【発明が解決しようとする課題】上記のように従来の半導体装置は、電源電圧の低電圧化や半導体チップ内部での電圧降下の問題が顕在化してきているが、これらの問題を解決しようとするとコストが高くなるという問題があった。

【0008】また、高速で信号伝送可能なパッケージ構造の半導体装置が提案されているが、半導体チップ内部での電圧降下の問題が解決できない。

【0009】この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、必要な機能を最小限のコストで実現できる半導体装置を提供することにある。

【0010】また、この発明の別の目的は、半導体集積 回路の微細化による電源電圧の低電圧化や、回路規模の 増大により半導体チップサイズが拡大しても、半導体チ ップ内部での電圧降下を抑制できる半導体装置を提供す ることである。

【0011】更に、この発明の他の目的は、高性能かつ 廉価なパッケージ構造を有する半導体装置を提供することにある。

#### [0012]

【課題を解決するための手段】この発明の請求項1に記載した半導体装置は、半導体素子が形成された第1の半導体チップと、上記第1の半導体チップにおける半導体素子の形成面側に設けられ、当該半導体素子に電気的に接続された第1の接続端子と、上記第1の半導体チップを貫通する貫通穴内に埋設された導電性部材と、上記第1の半導体チップにおける半導体素子の形成面の裏面側

に設けられ、上記導電性部材を介して上記半導体素子に電気的に接続された第2の接続端子と、上記第1の半導体チップが搭載される配線基板と、少なくとも一部が上記配線基板における、上記第1の接続端子及び第2の接続端子のいずれか一方に対応する位置に形成され、第1の接続端子または第2の接続端子に電気的に接続される第3の接続端子とを具備することを特徴としている。

【0013】また、この発明の請求項2の半導体装置は、半導体素子が形成された第1の半導体チップと、上記第1の半導体チップにおける半導体素子の形成面側に設けられ、当該半導体素子に電気的に接続された第1の接続端子と、上記第1の半導体チップを貫通する貫通穴内に埋設された導電性部材と、上記第1の半導体チップにおける半導体素子の形成面の裏面側に設けられ、上記導電性部材を介して上記半導体素子に電気的に接続された第2の接続端子と、上記第1の半導体チップが搭載され、上記第1の接続端子及び第2の接続端子のうちの一方に対向する位置にあって、少なくとも一部が電気的に接続されているリードフレームと、上記リードフレームのインナーリード部及び上記第1の半導体チップを封止するパッケージとを具備することを特徴としている。

【0014】この発明の請求項3の半導体装置は、半導体素子が形成された第1の半導体チップと、上記第1の半導体チップとは記録けられ、当該半導体素子に電気的に接続された第1の接続端子と、上記第1の半導体チップを貫通する貫通穴内に埋設された導電性部材と、上記第1の半導体チップにおける半導体素子の形成面の裏面側に設けられ、上記導電性部材を介して上記半導体素子に電気的に接続された第2の接続端子とを具備し、上記第1の接続端子あるいは第2の接続端子を、実装基板に接続して実装することを特徴としている。

【0015】更に、この発明の請求項4の半導体装置は、半導体素子が形成された半導体チップと、上記半導体チップにおける半導体素子の形成面側に設けられ、当該半導体素子に電気的に接続された複数の第1の接続端子と、上記半導体チップを貫通する複数の貫通穴内にそれぞれ埋設された導電性部材と、上記半導体チップにおける半導体素子の形成面の裏面側に設けられ、上記導電性部材を介して上記半導体素子に電気的に接続された複数の第2の接続端子とを具備し、上記複数の第1の接続端子を配置する平均密度を、上記複数の第2の接続端子を配置する平均密度とりも高くしたことを特徴としている。

【0016】この発明の請求項5に記載した半導体装置は、半導体素子が形成された半導体チップと、上記半導体チップにおける半導体素子の形成面側に設けられ、当該半導体素子に電気的に接続された第1の接続端子と、上記半導体チップを貫通した貫通穴内に埋設された導電性部材と、上記半導体チップにおける半導体素子の形成

面の裏面側に設けられ、上記導電性部材を介して上記半 導体素子に電気的に接続された第2の接続端子とを具備 し、上記第1の接続端子あるいは第2の接続端子の少な くともいずれか一方の一部を、上記半導体チップの全域 に分散配置するとともに、電源電位あるいはグランド電 位を印加することを特徴としている。

【0017】請求項6に示すように、請求項1に記載の 半導体装置において、前記第1の半導体チップにおける 前記第1の接続端子あるいは第2の接続端子のうち、前 記配線基板との対向接続に用いなかった方の接続端子の 少なくとも一部と、前記配線基板上に形成された前記第 3の接続端子とを接続するボンディングワイヤーを更に 具備することを特徴とする。

【0018】請求項7に示すように、請求項2に記載の 半導体装置において、前記第1の半導体チップにおける 第1の接続端子あるいは第2の接続端子のうち、リード フレームとの対向接続に用いなかった方の接続端子の少 なくとも一部と、前記リードフレームのインナーリード 部とを接続するボンディングワイヤーと、前記リードフ レームのインナーリード部及び前記第1の半導体チップ を封止するパッケージとを更に具備することを特徴とす る

【0019】請求項8に示すように、請求項1に記載の 半導体装置において、前記第1の半導体チップ上に積層 される第2の半導体チップを更に具備し、前記第1の半 導体チップにおける第1の接続端子あるいは第2の接続 端子のうち、前記配線基板との対向接続に用いなかった 方の接続端子の少なくとも一部を、上記第2の半導体チップに接続することを特徴とする。

【0020】請求項9に示すように、請求項1に記載の 半導体装置において、前記第1の半導体チップ上に積層 される第2乃至第n(nは3以上の正の整数)の半導体 チップを更に具備し、前記第1の半導体チップにおける 第1の接続端子あるいは第2の接続端子のうち、前記配 線基板との対向接続に用いなかった方の接続端子の少な くとも一部を、上記第2乃至第nの半導体チップに接続 することを特徴とする。

【0021】請求項10に示すように、請求項2に記載の半導体装置において、前記第1の半導体チップ上に積層される第2の半導体チップを更に具備し、前記第1の半導体チップにおける第1の接続端子あるいは第2の接続端子のうち、前記リードフレームとの対向接続に用いなかった方の接続端子の少なくとも一部を、上記第2の半導体チップに接続することを特徴とする。

【0022】請求項11に示すように、請求項2に記載の半導体装置において、前記第1の半導体チップ上に積層される第2乃至第n(nは3以上の正の整数)の半導体チップを更に具備し、前記第1の半導体チップにおける第1の接続端子あるいは第2の接続端子のうち、前記リードフレームとの対向接続に用いられなかった方の接

続端子の少なくとも一部を、上記第2乃至第nの半導体 チップに接続することを特徴とする。

【0023】請求項12に示すように、請求項3に記載の半導体装置において、前記第1の半導体チップ上に積層される第2の半導体チップを更に具備し、前記第1の半導体チップにおける第1の接続端子あるいは第2の接続端子を実装基板に実装し、これらの接続端子のうち、上記実装基板との外部接続に用いなかった方の接続端子の少なくとも一部を、上記第2の半導体チップに接続することを特徴とする。

【0024】請求項13に示すように、請求項3に記載の半導体装置において、前記第1の半導体チップ上に積層される第2乃至第n(nは3以上の正の整数)の半導体チップを更に具備し、前記第1の半導体チップにおける第1の接続端子あるいは第2の接続端子を実装基板に実装し、これらの接続端子のうち、上記実装基板との外部接続に用いなかった方の接続端子の少なくとも一部を、上記第2乃至第nの半導体チップに接続することを特徴とする。

【0025】請求項14に示すように、請求項8乃至13いずれか1つの項に記載の半導体装置において、前記積層される複数の半導体チップ間の少なくとも一部を接続するボンディングワイヤーを更に具備することを特徴とする。

【0026】請求項15に示すように、請求項8乃至1 3いずれか1つの項に記載の半導体装置において、前記 積層される複数の半導体チップ間の少なくとも一部を接 続する導電性のバンプを更に具備することを特徴とす る。

【0027】請求項16に示すように、請求項15に記載の半導体装置において、前記複数の半導体チップのうち、少なくとも2つの隣り合った半導体チップ同士は、半導体素子の形成面同士を対向して接続することを特徴とする。

【0028】また、この発明の請求項17に記載した半 導体装置は、半導体素子が形成された第1の半導体チッ プと、上記第1の半導体チップにおける半導体素子の形 成面側に設けられ、当該半導体素子に電気的に接続され た第1の接続端子と、上記第1の半導体チップを貫通す る貫通穴内に埋設された導電性部材と、上記第1の半導 体チップにおける半導体素子の形成面の裏面側に設けら れ、上記導電性部材を介して上記半導体素子に電気的に 接続された第2の接続端子と、上記第1の半導体チップ に積層された第2の半導体チップと、上記第2の半導体 チップにおける半導体素子の形成面側のみに設けられた 第3の接続端子とを具備し、上記第1の半導体チップに おける第1の接続端子及び第2の接続端子のいずれか一 方を、上記第2の半導体チップにおける第3の接続端子 と対向する位置に設け、当該対向する接続端子同士を介 して上記第1の半導体チップと第2の半導体チップを電 気的に接続したことを特徴としている。

【0029】請求項18に示すように、請求項17に記載の半導体装置において、前記第2の半導体チップは、前記第1の半導体チップよりも厚いことを特徴とする。 【0030】請求項19に示すように、請求項17または18に記載の半導体装置において、前記第2の半導体チップは、前記第1の半導体チップよりも大きいことを特徴とする。

【0031】請求項20に示すように、請求項17万至19のいずれか1つの項に記載の半導体装置において、前記第1の半導体チップと第2の半導体チップとの間の接続点を含む隙間に設けられた充填樹脂を更に具備することを特徴とする。

【0032】更に、この発明の請求項21に記載した半 導体装置は、半導体素子が形成された半導体チップと、 上記半導体チップにおける半導体素子の形成面側に設け られ、当該半導体素子に電気的に接続された第1の接続 端子と、上記半導体チップを貫通する貫通穴内に埋設さ れた導電性部材と、上記半導体チップにおける半導体素 子の形成面の裏面側に設けられ、上記導電性部材を介し て上記半導体素子に電気的に接続された第2の接続端子 と、上記半導体チップが搭載された配線基板と、上記配 線基板上に形成され、一部が上記半導体チップの第1の 接続端子に対向する位置に配置され、上記半導体チップ と電気的に接続された第3の接続端子と、上記半導体チ ップにおける第2の接続端子のうちの少なくとも一部 と、上記配線基板上に形成された上記第3の接続端子と を接続するボンディングワイヤーと、上記ボンディング ワイヤーと上記半導体チップを含む配線基板の上面に設 けられた封止樹脂と、実装基板に接続するために、上記 配線基板の上記半導体チップが搭載された面の裏面側に 設けられ、上記第3の接続端子と電気的に接続された第 4の接続端子とを具備し、上記第1の接続端子は、主に 電源電位とグランド電位を印加するために用いられ、上 記第2の接続端子は、主に信号系に用いられることを特 徴としている。

【0033】更にまた、この発明の請求項22に記載した半導体装置は、半導体素子が形成された半導体チップと、上記半導体チップにおける半導体素子の形成面側の外周部に沿って設けられ、当該半導体素子に電気的に接続された第1の接続端子と、上記半導体チップの全域に分散して形成された貫通穴内にそれぞれ埋設された導電性部材と、上記半導体チップにおける半導体素子の形成面の裏面側に設けられ、上記導電性部材をそれぞれ介して上記半導体素子に電気的に接続された第2の接続端子と、上記半導体チップが搭載された配線基板と、上記半導体チップが搭載された配線基板と、上記半導体チップにおける第1の接続端子のうちの少なくとも一部と、上記配線基板上に形成され

た第3の接続端子とを接続するボンディングワイヤーと、上記ボンディングワイヤーと上記半導体チップを含む配線基板の上面に設けられた封止樹脂と、実装基板に接続するために、上記配線基板の上記半導体チップが搭載された面の裏面側に設けられ、上記第3の接続端子と電気的に接続された第4の接続端子とを具備し、上記第2の接続端子は、主に電源電位とグランド電位を印加するために用いられ、上記第1の接続端子は、主に信号系に用いられることを特徴としている。

【0034】この発明によれば、下記のような効果を得ることができる。

【0035】すなわち、請求項1に記載した構成によれば、接続端子の配置位置を増加できるため、接続密度を増大させずに、接続端子数を増加することが可能である。

【0036】請求項2に記載した構成によれば、半導体 チップをリードフレームに搭載するので、請求項1に示 した配線基板を用いる場合よりも、より廉価な半導体装 置を提供することができる。

【0037】請求項3に記載した構成によれば、接続密度を増大させずに、接続端子数を増加させたCSPを実現することができ、実装効率を大幅に向上できる。

【0038】請求項4に記載した構成によれば、半導体 チップに形成する貫通穴によるチップサイズの増大を抑 えることができる。

【0039】請求項5に記載した構成によれば、接続端子を半導体チップ表面の全域に分散して配置するので、接続密度を増大させずに半導体チップ内の電圧降下を低減することができる。

【0040】請求項6に記載した構成によれば、高価な 微細配線基板を用いることなく接続端子数を増加させる ことができるので、必要な機能を最小限のコストで実現 できる。

【0041】請求項7に記載した構成によれば、半導体チップを配線基板よりも低コストなリードフレームに搭載するので、請求項6に示す半導体装置よりも、更に廉価な半導体装置を実現できる。

【0042】請求項8乃至15に記載した構成によれば、高価な微細配線基板を用いることなく接続端子数を増加することができ、且つ複数の半導体チップ間を最短距離で信号伝達させることが可能となり、半導体装置の高性能化が図れる。

【0043】請求項16に記載した構成によれば、前記請求項8乃至16に記載の半導体装置の効果に加えて、複数の半導体チップ間で多数の接続点を形成することが可能となる。

【0044】請求項17乃至20に記載した構成によれば、貫通穴を設けた薄い第1の半導体チップを第2の半導体チップで補強できるので、第1の半導体チップが破損する危険を大幅に低減できる。

【0045】請求項21及び22に記載した構成によれば、高価な微細配線基板を用いることなく接続端子数を増加することが可能であり、且つ半導体チップ内の電圧降下を低減することができる。

#### [0046]

【発明の実施の形態】この発明の骨子は、導電性部材を 埋設した貫通穴を設けた半導体チップを種々の形態で実 装するものであり、少数しか必要ないが半導体チップ表 面の全域に分散させる必要がある電源系やグランド系の 配線の接続、あるいは必ずしも半導体チップ表面の全域 に分散させる必要がないものの多数必要な信号系の配線 の接続を、貫通穴に埋設した導電性部材を介して半導体 チップの裏面側に導出することにより、半導体チップの 両面に再配置するものである。

【0047】そして、半導体チップをフェイスアップで 実装する場合は、貫通穴を電源系とグランド系に割り当 て、半導体素子の形成面の裏面からダイレクトに電源の 補強を行う。一方、微細な接続が必要な信号線には、半 導体素子の形成面の外周部に設けたパッドからワイヤー ボンディングを行って導出する。この組み合わせによ り、高価な微細配線基板を用いることなく電源を強化し た高性能半導体装置を実現できる。

【0048】一方、半導体チップをフェイスダウンで実装する場合には、半導体素子の形成面上に電源パッドやグランドパッドを二次元的に配置してフリップチップ接続する。微細接続が必要な信号線は、半導体素子の外周部に形成した貫通穴を介して半導体素子の形成面の裏面に導出し、裏面側からワイヤーボンディングで引き出す。この組み合わせの場合も、前記同様に高価な微細配線基板を用いずに電源を強化した高性能半導体装置を実現できる。

【0049】さらに発展例として、前記2例の半導体チップ上に別の半導体チップを積層することも可能とな、る。特に、2つの半導体チップ間の接続密度が高い場合には、下の半導体チップをフェイスアップにすることにより、高価な配線基板を介さずに多端子接続が実現できる

【0050】以下、この発明の種々の実施の形態について図面を参照して詳述する。

【0051】[第1の実施の形態]図1(a),(b)はそれぞれ、この発明の第1の実施の形態に係る半導体装置について説明するためのもので、(a)図は概略断面図、(b)図は(a)図の一部の拡大断面図である。

(a) 図に示す如く、半導体チップ1は、半導体素子 (内部回路)の形成面2を配線基板7に対向して(フェイスダウン)搭載されている。半導体素子の形成面2には、接続端子(導電性バンプ)4が全域に分散(例えばアレイ状)されて形成されており、この接続端子4を介して配線基板7の配線層7Bとの電気的な接続を行っている。上記配線基板7は、樹脂等からなる絶縁性の基板 7 Aの両面と内部にそれぞれ配線層(多層配線)7 Bが 形成されており、上記半導体チップ1の搭載面側には、 上記バンプ4に対応する位置に配線層が配置されてい る。この配線層7 Bは、上記基板7 A中に設けられた配 線層部を介して裏面側に導出され、実装基板に接続する ための接続端子(導電性バンプ)13に電気的に接続さ れている。

【0052】また、上記半導体チップ1の外周部には導電性の部材が埋め込まれた貫通穴3が形成されており、この貫通穴3内に埋設された導電性部材のチップ裏面上に接続端子(バッド)5がそれぞれ形成されている。上記接続端子5と配線基板7は、ボンディングワイヤー6によって接続されている。そして、上記配線基板7上の半導体チップ1及びボンディングワイヤー6が、樹脂やセラミック等からなるパッケージ9に封止されている。【0053】上記構成において、貫通穴3の近傍は、

(b) 図に示すようになっている。半導体チップ1に形 成された貫通穴3の側壁には絶縁膜14が形成され、こ の貫通穴3内に上記チップ1とは絶縁された状態で埋め 込み金属(導電性部材)15が設けられている。上記チ ップ1における半導体素子の形成面2側には、例えば銅 やアルミニウム等からなり、一端が上記導電性部材15 と電気的に接続されたチップ内配線17が設けられてい る。このチップ内配線17の他端は、半導体素子(内部 回路) に電気的に接続される。そして、上記チップ内配 線17を含むチップ1の半導体素子形成面2の全面が層 間絶縁膜及び表面保護膜16で被覆されている。一方、 上記チップ1における素子形成面の裏面側の導電性部材 15上には、ボンディングパッド(接続端子) 5が設け られており、このボンディングパッド5にボンディング ワイヤー6の一端がボールボンディングされている。更 に、上記貫通穴3の近傍を除くチップ1の裏面には、裏 面絶縁膜18が形成されている。

【0054】本構造の最大の利点は、従来のプラスチックBGAパッケージにおいて接続可能な全領域、すなわち半導体チップ1の配線基板7に対向する面の全域及びその裏面の外周部のいずれにも接続端子4.5が分散配置できることであり、実質的な接続密度を増大させることなく、接続点の数を増加させることが可能となる。

【0055】また、半導体素子の形成面2に分散されている接続端子4を電源系とグランド系に割り当てることにより、本構造の利便性を最大限に活用できる。一般に電源系とグランド系の接続端子は、半導体チップ1の全面に分散配置することが重要であり、必ずしも多数の接続点が必要なわけではない。これに対し、信号系の接続は当然のことながら多数の接続点数が必要となるが、その反面必ずしも半導体チップ1の全面に分散している必要はない。従って、面配置された接続端子4は端子数も少なく、廉価な配線基板7を用いて引き回すことが可能となる。しかも、多数の信号端子は、チップの外周部か

らボンディングワイヤー6によって、更に外周へ広げられた状態で配置されるため、こちらも廉価な配線基板7で十分引き回すことが可能となっている。

【0056】従って、上記第1の実施の形態に係る半導体装置によれば、必要な機能を最小限のコストで実現できる。また、半導体集積回路の微細化による電源電圧の低下や、回路規模の増大により半導体チップサイズが拡大しても、半導体チップ内部での電圧降下を抑制できる。更に、高性能かつ廉価なパッケージ構造を有する半導体装置が得られる。

【0057】[第2の実施の形態]図2(a),(b) はそれぞれ、この発明の第2の実施の形態に係る半導体装置について説明するためのもので、(a) 図は概略断面図、(b) 図は(a) 図の一部の拡大断面図である。本第2の実施の形態においては、半導体チップ1は半導体素子の形成面2の裏面を配線基板7に対向させて(フェイスアップ)搭載されている。導電性部材15が埋設された貫通穴3は、半導体チップ1の全域に分散配置され、この貫通穴3を介してチップ1の裏面に形成された接続端子(導電性バンプ)5を用いて配線基板7との接続がなされている。また、半導体チップ1の半導体素子の形成面2の外周部には、一般的な半導体装置と同様な接続端子(パッド)4が形成されており、この接続端子4からワイヤーボンディングによって配線基板7の配線層7Bと電気的に接続されている。

【0058】上記のような構成において、貫通穴3の近傍は、(b)図に示すようになっている。半導体チップ1に形成された貫通穴3の側壁には絶縁膜14が形成され、この貫通穴3内に上記チップ1とは絶縁された状態で導電性部材15が埋設されている。上記チップ1における半導体素子の形成面2側には、一端が上記導電性部材15と電気的に接続されたチップ内配線17が設けられ、このチップ内配線17の他端は、半導体素子(内部回路)に電気的に接続される。上記チップ内配線17を含むチップ1の半導体素子の形成面2の全面が層間絶縁膜及び表面保護膜16で被覆され、裏面側の導電性部材15には、導電性バンプ(接続端子)5が設けられている。このバンプ5には、配線基板7の配線層7Bが接続される。更に、上記貫通穴3の近傍を除くチップ1の裏面は、裏面絶縁膜18で被覆されている。

【0059】本構造も上述した第1の実施の形態と同様に、接続に適した位置に接続端子4.5が分散される特徴を持っているため、実質的な接続密度を増大させることなく接続点の数を増加させることが可能である。また、本構造の場合、電源系やグランド系の配置は、上記第1の実施の形態と同様の理由から、バンプ5に割り当てるのが好ましい。

【0060】[第3、第4の実施の形態]図3及び図4 はそれぞれ、この発明の第3及び第4の実施の形態に係 る半導体装置について説明するための概略断面図であ り、上述した第1及び第2の実施の形態に係る半導体装置の変形例である。これら第3及び第4の実施の形態においては、配線基板7の代わりに低コストなリードフレーム8を用いている。他の基本的な構成は、第1及び第2の実施の形態と同様であるので、図3及び図4において、図1及び図2と同一構成部分には同じ符号を付してその詳細な説明は省略する。

【0061】一般に、リードフレーム8に半導体チップ 1を搭載する場合には、配線基板7を用いる場合のよう な電源・グランドプレーンを形成することができないた め、電源補強の点で若干不利になる。しかしながら、本 実施の形態に係る半導体装置では、電源・グランドは全 て半導体チップ1の直下からダイレクトに供給されるた め、実質的に十分な性能を確保することができる。

【0062】[第5、第6の実施の形態]図5及び図6はそれぞれ、この発明の第5及び第6の実施の形態に係る半導体装置について説明するための概略断面図であ

り、上述した第1及び第2の実施の形態に係る半導体装置の他の変形例である。これら第5及び第6の実施の形態においては、ヒートスラグ10上に半導体チップ1と配線基板7を搭載している。上記ヒートスラグ10は、金属層あるいは金属配線を形成したセラミック板、あるいは金属板であり、上記金属部は、電源あるいはグランドに接続されている。

【0063】そして、第5の実施の形態では、上記ヒートスラグ10上に、半導体チップ1が半導体素子の形成面2を下にして搭載されている。上記半導体チップ1の半導体素子の形成面2に設けられた接続端子(導電性バンプ)4は、上記ヒートスラグ10上の金属部に接続される。また、半導体チップ1を取り囲むように、配線基板7が配置されている。この配線基板7の上面には、実装用の接続端子13が設けられている。上記半導体チップ1の接続端子(パッド)5と配線基板7の配線7Bは、ボンディングワイヤー6によって電気的に接続される。そして、上記半導体チップ1、ボンディングワイヤー6及び上記配線基板7のチップ1近傍の領域が樹脂等からなるパッケージ9に封止されている。

【0064】上記のような構成において、半導体素子の形成面2に分散配置されている接続端子4は、電源系とグランド系に割り当てており、半導体チップ1の素子形成面2側から接続端子4を介して上記ヒートスラグ10上の金属配線層に接続される。また、半導体素子の形成面2の裏面側のチップ外周部に沿って配置されている接続端子5は、信号系に割り当てており、半導体チップ1の素子形成面2側から貫通穴3内の導電性部材15、接続端子5、ボンディングワイヤー6、及び配線基板7中の配線7Bをそれぞれ介して上記接続端子13に接続される。

【0065】一方、第6の実施の形態では、上記ヒートスラグ10上には、半導体チップ1が半導体素子の形成

面2を上にして搭載されている。上記半導体チップ1の 裏面側に貫通穴3を介して設けられた接続端子(導電性 バンプ)5は、上記ヒートスラグ10上の金属配線層に 接続される。また、半導体チップ1を取り囲むように、 配線基板7が配置されており、この配線基板7の上面に は、実装用の接続端子13が設けられている。そして、 上記半導体チップ1における半導体素子の形成面2側に 設けられた接続端子(パッド)4と配線基板7の配線7 Bとが、ボンディングワイヤー6によって電気的に接続 される。上記半導体チップ1、ボンディングワイヤー6 及び上記配線基板7のチップ1近傍の領域は、樹脂等か らなるパッケージ9に封止されている。

【0066】上記のような構成において、半導体素子の 形成面2の裏面側に分散配置されている接続端子5は、 電源系とグランド系に割り当てており、半導体チップ1 の素子形成面2側から接続端子5を介して上記ヒートス ラグ10上の金属配線層に接続される。また、半導体素 子の形成面2側のチップ外周部に沿って配置されている 接続端子4は、信号系に割り当てており、この接続端子 4、ボンディングワイヤー6、及び配線基板7中の配線 7日をそれぞれ介して上記接続端子13に接続される。 【0067】[第7、第8の実施の形態] 図7及び図8 はそれぞれ、この発明の第7及び第8の実施の形態に係 る半導体装置について説明するための概略断面図であ り、上述した第5及び第6の実施の形態に係る半導体装 置の変形例である。これら第7及び第8の実施の形態 は、図5及び図6におけるヒートスラグ10と半導体チ ップ1との間に高放熱樹脂層11を介在させたものであ

【0068】この際、第7の実施の形態では、上記半導体チップ1の半導体素子の形成面2に設けた接続端子4を、上記ヒートスラグ10上の金属部に接続し、この半導体チップ1とヒートスラグ10との間隙を高放熱樹脂層11で埋め込んでいる。

【0069】一方、第8の実施の形態では、上記半導体チップ1の裏面側に貫通穴3を介して設けた接続端子5を、上記ヒートスラグ10上の金属部に接続し、この半導体チップ1とヒートスラグ10との間隙を高放熱樹脂層11で埋め込んでいる。

【0070】このような構成によれば、第5及び第6の 実施の形態に係る半導体装置に比べてより放熱性を高め ることができる。

【0071】なお、図7及び図8では、半導体チップ1とヒートスラグ10との間を、接続端子4または5を用いて個々に接続する場合を例にとって説明したが、接続端子4または5を電源系やグランド系に用いる場合には、高放熱樹脂層11に導電性の高い樹脂を用いることにより、一括して接続してしまっても構わない。

【0072】[第9、第10の実施の形態]図9及び図 10はそれぞれ、この発明の第9及び第10の実施の形 態に係る半導体装置について説明するための概略断面図であり、上述した第7及び第8の実施の形態に係る半導体装置の変形例である。これら第9及び第10の実施の形態においては、ワイヤーボンディング技術に代えて、TAB技術を用いるものである。

【0073】すなわち、第9の実施の形態は、上記ヒー トスラグ10上に、半導体チップ1が半導体素子の形成 面2を下にして搭載されている。上記半導体チップ1の 半導体素子の形成面2に設けられた接続端子4は、上記 ヒートスラグ10上の金属配線層に接続される。上記半 導体チップ1の素子形成面2とヒートスラグ10との間 隙には、高放熱樹脂層11が充填されている。また、上 記半導体チップ1は、TABテープ7'のデバイスホー ル内に配置されており、この半導体チップ1を取り囲む ように設けられたヒートスラグ10A上に固着されてい る。このTABテープ7'の上面に形成されているリー ドには、実装用の接続端子13が設けられている。上記 TABテープ7'上に設けられたビームリード12は、 上記半導体チップ1の接続端子5に接続される。上記半 導体チップ1、ビームリード12及び上記TABテープ 7'のチップ1近傍の領域は、例えばポッティング樹脂 を滴下して形成したパッケージ9'に封止されている。 【0074】上記のような構成において、半導体素子の 形成面2に分散配置されている接続端子4は、電源系あ るいはグランド系に割り当てており、半導体チップ1の 素子形成面2側から接続端子4を介して上記ヒートスラ グ10上の金属部に接続される。また、半導体素子の形 成面2の裏面側の接続端子5は、信号系に割り当ててお り、半導体チップ1の素子形成面2側から貫通穴3内の 導電性部材15、接続端子5、ビームリード12及び配 線基板7中の配線7Bをそれぞれ介して上記接続端子1 3に接続される。

【0075】一方、第10の実施の形態では、上記ヒー トスラグ10上に、半導体チップ1が半導体素子の形成 面2を上にして搭載されている。上記半導体チップ1の 裏面側に貫通穴3を介して設けられた接続端子5は、上 記ヒートスラグ10上の金属配線層に接続される。上記 半導体チップ1の裏面とヒートスラグ10との間隙に は、高放熱樹脂層11が充填されている。また、上記半 導体チップ1は、TABテープ7'のデバイスホール内 に配置されており、この半導体チップ1を取り囲むよう に設けられたヒートスラグ10A上に固着されている。 このTABテープ7'の上面のリード上には、実装用の 接続端子13が設けられている。TABテープ7'のビ ームリードは、上記半導体チップ1における半導体素子 の形成面2側に設けられた接続端子4に接続される。上 記半導体チップ1、ビームリード12及び上記TABテ ープ7'のチップ1近傍の領域は、例えばポッティング 樹脂を滴下して形成したパッケージ9'に封止されてい る。

【0076】上記のような構成において、半導体素子の形成面2の裏面に分散配置されている接続端子5は、電源系あるいはグランド系に割り当てており、半導体チップ1の素子形成面2側から接続端子5を介して上記ヒートスラグ10上の金属配線層に接続される。また、半導体素子の形成面2側の接続端子4は、信号系に割り当てており、この接続端子4、ビームリード12及び配線基板7中の配線7Bをそれぞれ介して上記接続端子13に接続される。

【0077】上記第9、第10の実施の形態によれば、第5及び第6の実施の形態に係る半導体装置に比べてより放熱性を高めつつ、この発明をTAB技術を用いる半導体装置にも適用できる。

【0078】また、仮に樹脂層11が絶縁性の断熱材であったとしても、接続端子4または5によってヒートスラグ10との間を接続しているため、単に断熱樹脂で貼り付けた場合に比べれば、高い放熱性が得られる。

【0079】なお、図9及び図10では、半導体チップ 1とヒートスラグ10との間を、接続端子4または5を 用いて個々に接続する場合を例にとって説明したが、第 7及び第8の実施の形態と同様に、高放熱樹脂層11に 導電性の高い樹脂を用いれば、一括して接続しても構わ ない。

【0080】[第11、第12の実施の形態]図11及び図12はそれぞれ、この発明の第11及び第12の実施の形態に係る半導体装置について説明するための概略断面図であり、上述した第1及び第2の実施の形態に係る半導体装置の変形例である。これら第11及び第12の実施の形態では、パッケージ9の半導体チップ1上に放熱板を設けている。ここでは、放熱板としてヒートスラグ10を用いており、このヒートスラグ10の表面は樹脂コートされずに露出している。

【0081】なお、本実施の形態では、ヒートスラグ1 0は放熱のみに用いるので、電位を印加する必要はない。従って、必ずしも導体である必要はなく、配線を持たない単なるセラミックであっても一向に構わない。勿論、金属であっても構わない。

【0082】上記のような構成によれば、より放熱効果を高めることができ、発熱量の多い半導体チップ1を用いるのに好適である。

【0083】[第13、第14の実施の形態]図13及び図14はそれぞれ、この発明の第13及び第14の実施の形態に係る半導体装置について説明するための概略断面図であり、上述した第3及び第4の実施の形態に係る半導体装置の変形例である。これら第13及び第14の実施の形態は、上記第11及び第12の実施の形態と同様に、パッケージ9の半導体チップ1上に放熱板を設けるものである。ここでは、放熱板としてヒートスラグ10を設けており、このヒートスラグ10の表面は樹脂コートされずに露出している。

【0084】なお、本実施の形態では、ヒートスラグ1 0は放熱のみに用いるので、電位を印加する必要はない。従って、必ずしも導体である必要はなく、配線を持たない単なるセラミックであっても一向に構わない。勿論、金属であっても構わない。

【0085】上記のような構成によれば、より放熱効果を高めることができ、発熱量の多い半導体チップ1をリードフレーム8上に搭載するのに好適である。

【0086】[第15乃至第18の実施の形態]図15乃至図18はそれぞれ、この発明の第15乃至第18の実施の形態を示す概略断面図であり、前述した第1及び第2の実施の形態の発展例である。第15及び第17の実施の形態は、第1の実施の形態における半導体チップ1-1上に別の半導体チップ1-2を積層したものであり、第16及び第18の実施の形態は、第2の実施の形態における半導体チップ1-1上に別の半導体チップ1-2を積層したものである。第15及び第16の実施の形態は、上に搭載した半導体チップ1-2からの接続にボンディングワイヤー6を用いた例であり、第17及び第18の実施の形態は、上に搭載した半導体チップ1-2からの接続に導電性バンプ4-2を用いた例である。

【0087】上述した第15乃至第18の実施の形態では、いずれの実施の形態においても下に搭載される半導体チップ1-1は、チップ全域に分散配置された接続端子4-1または5を持っているため、チップ内部の電圧降下に対して敏感な素子を下に配置して搭載することにより、半導体装置としての性能を向上できる。

【0088】加えて、第17及び第18の実施の形態の場合には、チップ1-1を貫通して(貫通穴3を介して)上のチップ1-2へ電源電位やグランド電位を供給をすることも可能であり、より高性能な半導体装置を実現できる。

【0089】なお、これら第15乃至第18の実施の形態では、各半導体チップ1-1,1-2と配線基板7の間、半導体チップ1-1,1-2同士の間のいずれも接続した例を示したが、全ての組み合わせが接続されていなくても構わないことは勿論である。また、積層する半導体チップの数も本実施の形態に示す2つに限らず、3つ以上であっても構わない。更に、本実施の形態では、上に積層した半導体チップ1-2は貫通穴3を持たない通常の半導体チップを例にとって説明したが、導電性部材を埋設した貫通穴3を有する半導体チップを積層しても良いのは勿論である。

【0090】[第19、第20の実施の形態]図19及び図20はそれぞれ、この発明の第19及び第20の実施の形態に係る半導体装置を示す概略断面図である。これら第19及び第20の実施の形態は、上記第15及び第16の実施の形態に係る半導体装置の放熱性を高めるために、パッケージ9の半導体チップ1-2上に放熱板を設けたものである。ここでは、放熱板としてヒートス

ラグ10を設けており、このヒートスラグ10の表面は 樹脂コートされずに露出している。この構造において は、ヒートスラグ10の金属あるいは金属配線に電位を 印加する必要はない。

【0091】このような構成によれば、より放熱効果を 高めることができ、半導体チップ1-1,1-2を積層 することによって増加した発熱量を効果的に低減でき る。

【0092】なお、上記第19及び第20の実施の形態では、上記第15及び第16の実施の形態に係る半導体装置の放熱性を高めるために、ヒートスラグ10を設ける場合を例にとって説明したが、同様な構造は図17及び図18に示した第17及び第18の実施の形態にも適用可能なのは勿論である。

【0093】[第21、第22の実施の形態]図21及び図22はそれぞれ、この発明の第21及び第22の実施の形態に係る半導体装置を示す概略断面図である。これら第21及び第22の実施の形態は、上記第17及び第18の実施の形態に係る半導体装置の放熱性を高めるために、パッケージ9の上面に半導体チップ1-2を露出させるものである。

【0094】このような構成であっても、放熱効果を高めることができ、半導体チップ1-1,1-2を積層することによって増加した発熱量を効果的に低減できる。【0095】[第23、第24の実施の形態]図23及び図24はそれぞれ、この発明の第23及び第24の実施の形態に係る半導体装置を示す概略断面図である。本実施の形態では、2つの半導体チップ1-1,1-2を導電性バンプ4-2と5、または導電性バンプ4-1を介在して対向接続したものである。また、半導体チップ1-1,1-2の間隙は、樹脂充填によって補強されている。

【0096】貫通穴3を形成した半導体チップ1-1 は、貫通穴3の深さの制約のために必然的に薄いものと なってしまう。従って、当該貫通穴3を有する半導体チップ1-1の強度不足を補強するためにも、対向する貫 通穴を持たない半導体チップ1-2を厚く、且つ大きく 設計することがより好ましい。

【0097】なお、本実施の形態では、半導体チップ1-1における半導体チップ1-2との積層面の裏面側に形成した接続端子(図23の場合は4-1、図24の場合は5)を、実装基板との外部接続端子として用いることにより、CSP(Chip Scale Package)としている。しかしながら、これらの接続端子をパッケージ用配線基板やリードフレームに接続してパッケージあるいはモジュールを形成しても良い。

【0098】[第25及び第26の実施の形態]図25 及び図26はそれぞれ、この発明の第25及び第26の 実施の形態に係る半導体装置を示す概略断面図である。 これらの実施の形態は、上記図23及び図24に示した 第23及び第24の実施の形態に係る半導体装置をそれぞれ配線基板7に搭載するとともに、半導体チップ1-1と1-2間及び半導体チップ1と配線基板7間に封止樹脂を注入してパッケージ化あるいはモジュール化したものである。図25及び図26において、図23及び図24と同一構成部には同じ符号を付してその詳細な説明は省略する。

【0099】このような構成によれば、半導体チップ1 -1,1-2の両方が薄厚化されている場合にも強度不 足の問題はなく、且つ使い勝手も向上できる。

【0100】また、第23及び第24の実施の形態では、半導体チップ1-1における半導体チップ1-2との積層面の裏面側に形成した接続端子(図23の場合は4-1、図24の場合は5)の数が増大して高密度化してしまうと、実装基板では引き回すことが困難になってしまうが、本実施の形態の場合には、配線基板7を用いて外部接続端子13のピッチを緩めることができるため、多数の外部接続端子を持つ場合に有効である。

【0101】[第27及び第28の実施の形態]図27及び図28はそれぞれ、この発明の第27及び第28の実施の形態に係る半導体装置を示す概略断面図である。これらの実施の形態は、上記図25及び図26に示した第25及び第26の実施の形態に係る半導体装置における半導体チップ1-2に、ヒートスラグ10を高放熱樹脂11を用いて貼り付けたものである。

【0102】このような構成によれば、放熱性を高めるとともに半導体チップ1-2の露出を避けてチップ1-2を保護することもできる。

【0103】以上、第1乃至第28の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

#### [0104]

【発明の効果】以上説明したように、この発明によれば、必要な機能を最小限のコストで実現できる半導体装置が得られる。

【0105】また、半導体集積回路の微細化に伴う電源 電圧の低電圧化や、回路規模の増大により半導体チップ サイズが拡大しても、半導体チップ内部での電圧降下を 抑制できる半導体装置が得られる。

【0106】更に、高性能かつ廉価なパッケージ構造を

有する半導体装置が得られる。

#### 【図面の簡単な説明】

【図1】この発明の第1の実施の形態に係る半導体装置 について説明するためのもので、(a)図は概略構成を 示す断面図、(b)図は(a)図の一部の拡大断面図。

【図2】この発明の第2の実施の形態に係る半導体装置 について説明するための断面図、(a)図は概略構成を 示す断面図、(b)図は(a)図の一部の拡大断面図。

【図3】この発明の第3の実施の形態に係る半導体装置について説明するための概略断面図。

【図4】この発明の第4の実施の形態に係る半導体装置 について説明するための概略断面図。

【図5】この発明の第5の実施の形態に係る半導体装置 について説明するための概略断面図。

【図6】この発明の第6の実施の形態に係る半導体装置 について説明するための概略断面図。

【図7】この発明の第7の実施の形態に係る半導体装置 について説明するための概略断面図。

【図8】この発明の第8の実施の形態に係る半導体装置 について説明するための概略断面図。

【図9】この発明の第9の実施の形態に係る半導体装置 について説明するための概略断面図。

【図10】この発明の第10の実施の形態に係る半導体 装置について説明するための概略断面図。

【図11】この発明の第11の実施の形態に係る半導体装置について説明するための概略断面図。

【図12】この発明の第12の実施の形態に係る半導体 装置について説明するための概略断面図。

【図13】この発明の第13の実施の形態に係る半導体 装置について説明するための概略断面図。

【図14】この発明の第14の実施の形態に係る半導体 装置について説明するための概略断面図。

【図15】この発明の第15の実施の形態に係る半導体装置について説明するための概略断面図。

【図16】この発明の第16の実施の形態に係る半導体装置について説明するための概略断面図。

【図17】この発明の第17の実施の形態に係る半導体 装置について説明するための概略断面図。

【図18】この発明の第18の実施の形態に係る半導体装置について説明するための概略断面図。

【図19】この発明の第19の実施の形態に係る半導体 装置について説明するための概略断面図。

【図20】この発明の第20の実施の形態に係る半導体 装置について説明するための概略断面図。

【図21】この発明の第21の実施の形態に係る半導体 装置について説明するための概略断面図。

【図22】この発明の第22の実施の形態に係る半導体 装置について説明するための概略断面図。

【図23】この発明の第23の実施の形態に係る半導体 装置について説明するための概略断面図。 【図24】この発明の第24の実施の形態に係る半導体 装置について説明するための概略断面図。

【図25】この発明の第25の実施の形態に係る半導体 装置について説明するための概略断面図。

【図26】この発明の第26の実施の形態に係る半導体装置について説明するための概略断面図。

【図27】この発明の第27の実施の形態に係る半導体装置について説明するための概略断面図。

【図28】この発明の第28の実施の形態に係る半導体装置について説明するための概略断面図。

【図29】従来の半導体装置について説明するための概略断面図。

#### 【符号の説明】

1,1-1,1-2,21…半導体チップ、

2, 2-1, 2-2, 22···半導体素子の形成面、 3···貫通穴、

4,4-1,4-2,23…第1の接続端子、

5…第2の接続端子、

6…ボンディングワイヤー、

7…配線基板、

7 A…絶縁性の基板、

7B…配線層(第3の接続端子)、

7' …TABテープ、

8…リードフレーム、

9,9',26…パッケージ、

10…ヒートスラグ、

11…高放熱樹脂、

12…ビームリード、

13…導電性バンプ(第4の接続端子)、

14…側面絶縁膜、

15…埋め込み金属(導電性部材)、


16…層間絶縁膜及び表面保護絶縁膜、

17…チップ内配線、


18…裏面絶縁膜、


24…微細配線基板。

【図1】




【図2】







(b)




【図3】




【図4】




### 【図5】




### 【図6】




### 【図7】




### 【図8】




### [図9]




【図10】




【図11】




【図13】




【図15】




【図17】




【図12】




[図14]




【図16】




[図18]




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】



【図25】




[図26]




#### 

【図27】

【図28】



【図29】



フロントページの続き

(51)Int.Cl.<sup>7</sup>
HO1L 25/07
25/18

識別記号

FI HO1L 25/08 テーマコード(参考) -

В